SiC基板戦略の推進：TSMCがAIおよび3Dパッケージング向けに熱性能を拡張
AIと3Dチップアーキテクチャが熱管理の課題を押し上げるなか、TSMCは12インチSiC基板を中核に次世代の高熱効率パッケージングプラットフォームを構築し、半導体の放熱と高性能コンピューティングの競争構図を再定義しつつある…
炭化ケイ素（SiC）は、ワイドバンドギャップ（WBG）材料として高効率パワーエレクトロニクスを支え、世界のグリーンエネルギー転換を促す材料として知られている。しかしその可能性はパワーデバイス領域をはるかに超える。AI演算と3Dチップアーキテクチャにより熱管理需要が急増するなか、SiCは優れた熱・機械特性を活かして先進パッケージングに新たなイノベーションの波をもたらしている。
なぜ12インチSiCか？
AIアクセラレータと2.5D/3Dチップ積層密度の上昇に伴い、放熱はシステム性能向上の最大の制約となっている。世界トップのファウンドリーであるTSMCは、12インチ単結晶SiC基板の開発を積極的に進めている。本基板の熱伝導率は約500W·m⁻¹·K⁻¹に達し、アルミナ（Al2O3）やサファイアなど従来のセラミック材料を大きく上回る。
本プロジェクトはTSMCがパートナーおよび装置サプライヤーと共同で進めており、AR（拡張現実）スマートレンズからハイパースケールデータセンタープロセッサまで、多様な用途で既存のセラミック基板をSiCで置き換えることを目指す。たとえばウェアラブルARレンズでは、高密度の電子部品が極めて小さな空間で動作するため、熱制御がユーザー安全とデバイスの信頼性に直結する。
TSMCが窒化ガリウム（GaN）市場から撤退し、SiCの新用途に集中する決定は、市場の競争圧力を反映するとともに、材料戦略の再バランスを示すものでもある。SiCの優れた熱機械特性を活用し、TSMCは拡張可能な次世代パッケージングプラットフォームの構築を進めている。
12インチSiC熱基板の欠陥密度に関する課題
熱管理用途の12インチSiC基板は、パワーデバイス（MOSFET、ダイオード等）で求められる極めて低い欠陥密度までは必要としないが、結晶の完全性は依然として品質の鍵となる。
マイクロパイプ（micropipes）、ボイド（voids）、転位（dislocations）などの構造欠陥は、熱流経路を破壊し、機械強度を弱め、研削およびCMPでの表面平坦性に影響する。ウエハ径が大きくなるほど、反りや変形が顕著となり、ダイ実装品質と先進パッケージング歩留まりに直接影響する。
SiC中の熱伝導は量子化された格子振動（フォノン）に主に依存するため、フォノン伝搬を散乱・阻害する結晶欠陥（マイクロパイプ、ボイド、転位など）は熱伝導率を低下させ局所的なホットスポットを生む。したがって開発の重点は「電気的活性欠陥の排除」から「全体密度の均一化、極低多孔率、表面の高平坦性」へとシフトする。これらはSiC熱基板の高歩留まり・安定量産に不可欠な条件である。
SiCの熱優位性を活かす
SiCは高熱伝導率、強い機械強度、優れた熱応力耐性、化学安定性を併せ持ち、2.5D/3Dチップ設計における高熱流束への対応に理想的な材料である。
2.5D統合では、チップをシリコンまたは有機インターポーザ上に並列実装し、短距離・高速・高効率の信号接続を実現する。3D統合では、チップを垂直積層し、TSVやハイブリッドボンディングにより極めて高い相互接続密度を実現する。
受動冷却に加えてSiCはハイブリッド冷却にも対応でき、従来の基板にダイヤモンドや液体金属など高熱伝導材料を組み合わせて、全体の熱管理効率を大幅に向上できる。
材料戦略の転換：GaNからSiCへ再注力
TSMCは2027年までにGaN市場から完全に撤退し、SiC技術の発展へリソースを再集中する計画である。12インチウエハ量産化はコストメリットをもたらし、プロセス均一性（単位面積当たりのプロセス誘起欠陥の減少）を改善できる見込みだ。しかし、結晶欠陥密度、スライシング、平坦化、ウエハ平坦度は依然としてSiC製造技術が突破すべき中核課題である。
長らくSiCはパワーデバイスとほぼ同義であったが、いまや熱管理が鍵となる新領域へ広がっている。TSMCは次を積極評価している：
・導電型N型SiCを高熱伝導基板材料として；
・半絶縁型SiCをチップレットベースアーキテクチャにおけるインターポーザ候補として。
これらの方向性は、AIアクセラレータおよびデータセンタチップの熱設計を再構築し、将来の演算プラットフォームの新たな基盤を築く可能性がある。
熱管理の競争力：SiCで放熱パッケージの限界を突破
先進半導体設計において、効果的な放熱は差別化の鍵となる競争力である。高純度ダイヤモンドの熱伝導率は約1,000〜2,200W·m⁻¹·K⁻¹、単層グラフェンは3,000〜5,000W·m⁻¹·K⁻¹に達するが、いずれも高コストで工程が複雑、量産化が困難である。
液体金属、導電性接着剤、マイクロフルイディック冷却など他の代替案も有望だが、コスト・製造性・統合性のトレードオフが依然として課題である。
これに対しSiCは現実的でバランスの取れた解：優れた熱性能、頑健な機械強度を備え、拡張可能な大量生産にも対応でき、性能とコストを両立する理想的な材料選択となる。
TSMCの技術優位性とグローバル布陣
TSMCは12インチウエハ製造における豊富な経験と、強固な生産基盤・厳格なプロセス制御・パッケージング技術を有しており、SiCを単なる材料アップグレードでなく全体プラットフォーム戦略に組み込むことができる。これにより、製造体系を再構築することなくAI・HPCチップの商用展開を加速し、世界の半導体サプライチェーンにおけるリードを強固にしている。
TSMCのSiCロードマップは、Intelの裏面電源供給（Backside Power Delivery, BPD）や熱電協調設計（Thermal-Power Co-Design）といったロードマップと並行して進化している。これは産業転換を示すものでもある—熱管理はもはや補助技術ではなく、半導体イノベーションの中核となっている。
TSMCは放熱性能の改善にとどまらず、AI／HPC向けに差別化されたパッケージングプラットフォームを構築し、SiCを将来のチップパッケージングエコシステムの礎としている。
出典：TSMC’s SiC Substrate Strategy: Scaling Thermal Performance for AI and 3D Packaging（by Filippo Di Giovanni著、Susan Hong翻訳)